La gravure des semi-conducteurs concerne de nombreuses entreprises dans le monde, mais seules trois sont à la pointe de la technologie : Intel, Samsung et, le géant taïwanais numéro un du secteur, TSMC.
La question de la finesse de gravure n'intéressait pas grand monde il y a vingt ans de cela. Aujourd'hui, les chiffres exprimés en nanomètres sont pourtant sur de très nombreuses lèvres.
Jadis, Intel a ainsi connu d'importants problèmes pour passer au 10 nm et, il semble que ce soit maintenant le tour de TSMC, « en panne » sur le 2 nm, ou quand l'infiniment petit joue des tours même aux plus grandes entreprises.
Nanosheet, nanoribbon et GAAFET dans un bateau
Plutôt discret sur la question du processus de gravure 2 nm, TSMC a tout de même plusieurs fois répété que le déploiement de cette technologie est prévu pour « courant 2025 ».
En interne comme sur les publications officielles, ce processus est baptisé N2 et doit logiquement permettre à TSMC de prendre un avantage certain sur ses deux principaux concurrents en la matière, Samsung et Intel. Bien sûr, un tel procédé doit aussi autoriser des économies d'échelle – plus de puces sur un même wafer – et d'améliorer l'aspect énergétique.
Pendant de nombreuses années, TSMC s'est reposée pour ses procédés de gravure sur des transistors dits FinFET ou à ailettes (fin en anglais), mais ce n'est plus possible avec une telle finesse de gravure. Le N2 doit donc marquer le passage vers des transistors « nanosheet », ou « nanoribbon » chez Intel et « GAAFET » chez Samsung.
Ne pas arranger les affaires d'Apple ?
Le problème vient peut-être de ce changement de transistors pour TSMC. Qu'ils soient « nanosheet », « nanoribbon » ou « GAAFET », ils reposent tous sur le besoin de mieux isoler les circuits, mais ne sont pas simples à produire.
En réalité, le concept de « gate all around » (le GAA du GAAFET) n'est pas nouveau, mais sa complexité de fabrication a contraint les industriels à plutôt miser sur le FinFET durant les années 2000. Aujourd'hui, TechPowerUp nous apprend que TSMC pourrait repousser la sortie de son N2 à 2026 et, bien sûr, les contraintes techniques ressurgissent pour expliquer ce report.
Notez bien que TSMC n'a pas confirmé cette information et que le reste n'est qu'hypothèse de notre confrère lequel souligne à raison que le passage à des transistors nanosheet chez le Taïwanais n'est qu'un des nombreux défis que doivent affronter les géants du semi-conducteur. C'est d'ailleurs la raison pour laquelle, il n'y a que trois entreprises encore en lice.
De plus, le problème ainsi évoqué aujourd'hui serait différent des difficultés d'approvisionnement en eau dont il avait été question fin-août pour justifier que TSMC soit au point mort sur les puces de 2 nm.
S'il était confirmé, ce report d'un an chez TSMC, ferait bien sûr les affaires de Samsung dont le 3 nm est en bonne voie et d'Intel qui ne manque pas une occasion pour indiquer que ses Intel 4, Intel 20A et Intel 18A avancent comme prévu. Un retard chez TSMC ne serait pas non plus de bon augure pour ses principaux clients, Apple en tête de liste.
Source : TechPowerUp
