Aucun produit n'est pour l'heure annoncé, mais la capacité de stockage de nos SSD devrait logiquement croître dans de grandes proportions.
Aujourd'hui, la NAND 3D la plus utilisée – dans les SSD par exemple – se base sur des puces 96, 128 voire 176 couches. Des techniques bientôt ringardisées par les nouveautés de chez Kioxia et Western Digital.
17 Gbit par millimètre carré
En effet, à l'occasion du Symposium on VLSI Technology and Circuits prévu du 11 au 16 juin prochain à Kyoto au Japon, les deux géants de la mémoire NAND 3D ont prévu des annonces pour le moins intéressantes.
Bien sûr, nous aurons le temps d'y revenir lorsque les présentations auront été faites, mais en attendant, les deux sociétés n'ont pas pu résister à l'envie de nous faire languir. Ainsi, Kioxia évoque déjà de la NAND 3D sur 8 plans en 210 couches afin d'atteindre d'impressionnants débits de 3,2 GT/s.
Kioxia semble ici présenter une variation des circuits intégrés déjà évoqués en mars dernier avec Western Digital. Il est cette fois question de modules de 1 Tbit à même de stocker trois bits par cellule pour une densité de 17 Gbit par millimètre carré.
Bientôt de la NAND 3D sur plus de 400 couches ?
Ces circuits intégrés à 210 couches sur 8 plans ne sont toutefois pas la seule nouveauté évoquée par Kioxia, laquelle s'est donc une fois encore associée à Western Digital afin de mettre au point de la NAND 3D à plus de 300 couches.
Pour ce faire, il est question d'une technique dite « MILC » pour Metal Induced Lateral Crystallization, ce qui donne dans un français très approximatif : cristallisation latérale induite par le métal. Là, les deux partenaires parlent de canaux de silicium monocristallins de 14 microns de long (« macaroni »). Le « bruit de lecture » serait réduit de 40 %, la conductance du canal décuplée, tout cela sans que la fiabilité de la cellule ne soit sacrifiée.
Enfin, et c'est le clou du spectacle, il est question de NAND 3D à plus de 400 couches. Là, on parle d'un nouveau procédé mis au point par Tokyo Electron, lequel prévoit de « percer rapidement des canaux verticaux de plus de 10 microns », pour reprendre les propos de nos confrères de chez Tom's Hardware. Nous n'en saurons guère plus pour le moment, si ce n'est la production de nœuds NAND 3D à plus de 400 couches en réduisant l'empreinte carbone de 84 % par rapport aux procédés en usage actuellement.
Source : Tom's Hardware
aux articles quand on les aime ??
