Entre Lunar Lake et Arrow Lake, Intel change de conception pour ses processeurs : suffisant pour contrer AMD ?
Très proches en matière de date de sortie, les générations Lunar Lake et Arrow Lake d'Intel seront très différentes en ce qui concerne les marchés visés, mais pas seulement.
Il se murmure effectivement que la conception même des puces variera considérablement d'une architecture à l'autre, Intel profitant de l'espace disponible sur un processeur desktop pour en doper les tuiles.
Premier CPU desktop « désagrégé » pour Intel
Avec la sortie de Meteor Lake en décembre dernier, Intel a rejoint les rangs des entreprises sensibles au charme des puces dites « désagrégées ». C'était une nouveauté pour Intel, moins pour sa concurrente directe, AMD.
Une puce « désagrégée » ne se repose plus sur un cœur unique et associe en réalité plusieurs « tuiles » (tiles) assemblées sur un module multipuce dont le package implique de multiples technologies. D'ailleurs, Intel entend bien les améliorer avec le passage à Lunar Lake d'un côté et à Arrow Lake de l'autre.
Si Lunar Lake semble n'être « qu'une » évolution de Meteor Lake à destination des ordinateurs portables, Arrow Lake sera une bien plus nette évolution, puisque jamais par le passé, Intel n'avait opté pour une conception désagrégée sur des processeurs desktop.
Arrow Lake devrait aussi largement modifier la conception de Lunar Lake, alors que les premières rumeurs faisaient état de puces assez similaires. D'abord, il ne sera pas question sur Arrow Lake d'intégrer les puces de mémoire vive au package du processeur, car ce n'est pas utile sur des PC de bureau.
CPU tile, SoC tile, GPU tile et IOE tile
Au-delà de ce point, c'est le nombre de tuiles qui va changer entre les deux générations. Lunar Lake intégrera deux « vraies » tuiles avec la compute tile et la platform tile, alors qu'une filer tile vient équilibrer physiquement la puce. Sur Arrow Lake, les choses changent du tout au tout, et nos confrères de Wccftech évoquent quatre tuiles.
La compute tile devrait être similaire à Lunar Lake, avec des associations de cœurs en 8+16, 6+8 et 2+8, selon les modèles. Il serait aussi question d'une gravure selon le procédé N3B de TSMC, mais d'autres sources évoquent le 20A d'Intel. À côté, la graphics tile sera conçue autour de deux parties GPU et d'une zone de cache dédié (L3).
La plus grande tuile d'un processeur Arrow Lake sera toutefois la SoC tile, qui intégrera des composants clés tels le memory fabric, le contrôleur mémoire et divers « complex » consacrés à l'intelligence artificielle, à la gestion média ou à l'affichage, et à bien d'autres choses. Enfin, Arrow Lake aura une quatrième tuile, l'IOE tile qui disposera d'un contrôleur Thunderbolt par exemple.
Notons que sur l'image publiée par nos confrères, on remarque la présence d'interconnexions D2D (direct-to-die) entre chaque unité. Elles seront d'une grande importance pour la communication des tuiles.
Source : Wccftech
