Calpella serait donc articulée autour de puces répondant aux spécifications de l'architecture Nehalem, dont les premiers exemplaires destinés aux serveurs et ordinateurs de bureau sont censés voir le jour d'ici la fin de l'année 2008.
Leurs versions mobiles, nom de code Clarksfield et Auburndale, intègreraient directement un contrôleur mémoire DDR3 : on ne retrouverait donc pas au sein du chipset utilisé dans Calpella la distinction, jusqu'ici traditionnelle chez Intel, entre northbridge et southbridge. Les processeurs Auburndale seraient par ailleurs susceptibles d'intégrer un contrôleur graphique.
Du côté du southbridge, Intel se reposerait sur une puce baptisée Ibex Peak-M, dont on ne sait aujourd'hui rien, si ce n'est qu'elle serait habilitée à gérer de futurs contrôleurs WiFi 802.11n et Wimax. Les spécifications de Calpella devraient se préciser au cours des mois à venir.
