Cette architecture sera associée à des Processeurs dotés de quatre Core (Quad Core). Chaque core sera accompagné de 64 Ko de mémoire L1 et de 512 Ko de mémoire cache L2. L'ensemble sera appuyé par une mémoire cache partagée L3 de 2 Mo, une quantité qui serait amenée à évoluer. On remarquera au passage que le cache L1 est réduit par rapport aux processeurs K8 actuels (K8L = 32 Ko pour les données + 32 Ko pour les instructions alors que K8 = 64 Ko pour les données + 64 Ko pour les instructions). AMD affirme que l'arrivée du cache L3 justifie cette réduction.
L'une des nouvelles fonctionnalités majeures du K8L se nomme DICE ou Dynamic Independent Core Engagement. En exploitant l'ACPI, le DICE devrait permettre d'ajuster au mieux la consommation électrique de chaque core en fonction de la puissance demandée par les applications, avec notamment la possibilité de désactiver complétement un core lorsque cela est possible.
Gravés en 65 nanomètre les processeurs dotés de l'architecture K8L pourront être accompagnés d'un bus HyperTransport amélioré et plus flexible, notamment pour les Opteron. Les processeurs K8L devraient être disponibles en 2007. A noter que des processeurs Dual-core K8L seraient également prévus pour la mi-2007. AMD aurait également l'intention de passer à une finesse de gravure en 45 nanomètres à partir de la mi-2008.
