Au coeur des processeurs Core M, on retrouve la micro-architecture Broadwell dans sa version Broadwell-Y. Tick oblige, celle-ci est très proche de l'architecture Haswell et se distingue avant tout par une finesse de gravure supérieure. Tandis que les processeurs Core de quatrième génération sont gravés en 22nm, les processeurs Core de cinquième génération comme les Core M sont gravés en 14nm avec la seconde génération des transistors Tri-Gate du fondeur. Et si Intel est en retard sur son process, il clame que les optimisations apportées permettent de diviser par deux la consommation électrique par rapport au gain habituellement espéré via le passage à une finesse de gravure supérieure.
S'il n'est pas question de bouleversements architecturaux, Intel apporte tout de même diverses améliorations plus ou moins notables. La marque annonce un IPC supérieur, c'est à dire la capacité de traiter plus d'instructions par cycle d'horloge. Pour y parvenir, Broadwell dispose d'un scheduler out-of-order un peu plus large qui passe de 60 à 64 entrées. Le nombre d'entrées du TLB, cette mémoire qui stocke les adresses virtuelles et leur correspondance aux adresses mémoire physique, est lui aussi revu à la hausse de 1000 à 1500 entrées. Comme souvent les algorithmes de prédiction de branchement sont réputés plus performants.
Intel a également amélioré les performances en virgule flottante et vectoriel. La latence pour les multiplications en FP est ramenée à trois cycles d'horloge, le Gather est amélioré en réduisant de près de 60% les micro-ops, et un diviseur Radix 1024 est au programme des réjouissances. Côté sécurité, Intel fait évoluer diverses instructions pour tout ce qui concerne la cryptographie avec notamment un nouveau générateur de nombres aléatoires alors que le TSX est au programme avec de nouvelles instructions pour une efficacité accrue.
En ce qui concerne la fréquence, la technologie TurboBoost évolue légèrement par l'introduction d'un nouveau seuil baptisé PL3 : il s'agit de ne pas dépasser ce seuil en Turbo pour ne pas tirer trop d'un coup sur la batterie. Côté alimentation, les systèmes de régulation de la tension, dits FIVR, passent en seconde génération et profitent d'heuristiques pour mieux maitriser la perte de courant ou encore la tension délivrée.
Du côté du chipset accompagnant le SoC Broadwell, alors que le die x86 est gravé en 14nm, le chipset est gravé en 22nm. Sa consommation en idle est réduite de 25% et de 20% en fonctionnement. La puce dispose de plusieurs domaines de fréquence annoncés comme pouvant être gérés de manière fine. Le chipset est capable de faire du throttling en arrêtant le PCI Express ou bien en regroupant diverses commandes pour les envoyer à sa discrétion en une seule fois. Le PCH profite d'un DSP audio amélioré notamment pour autoriser les usages de réveil à la voix (Wake on Voice) sans épuiser la batterie alors qu'Intel annonce le support du PCI-Express Storage sur sa plate-forme.
Enfin du côté du bloc graphique, Intel a également amélioré un certain nombre de choses. Côté API, le fondeur annonce la prise en charge OpenCL 2.0 et DirectX 12. La performance des unités de géométrie, tesselation et vertex a été améliorée tandis que le découpage des blocs d'exécution en sub-slices perdure. On compte huit unités d'exécution, EU, par sub-slice soit un total de 24 unités EU pour la variante GT2 de la puce, contre 20 précédemment. La performance de sampling pour les unités de texture progresse tandis qu'Intel annonce des gains pour toute la partie GPGPU. Ce nouveau cœur graphique aurait également des performances améliorées en matière d'anticrénelage même si Intel continue de recommander d'autres approches que le MSAA comme le CSAA. Enfin, la partie média de la puce a été également dépoussiérée avec des performances supérieures, un nouveau décodeur VP8 pour les formats AVC, VC-1, MVC et MPEG2 ou une accélération GPU des opérations de décodage et encodage des flux HEVC. Intel évoque la prise en charge de la 4K ainsi qu'une qualité supérieure pour tout ce qui concerne l'affichage.
