Rappelons que les Xeon Phi sont une sorte d'aboutissement ou plus exactement de nouvelle vie pour le projet un temps connu sous le nom de code Larrabee chez Intel. Si le fondeur a ambitionné de se lancer sur le marché de la carte graphique, il a finalement jeté l'éponge. Pour autant, les travaux accomplis autour des puces x86 de type MIC ou Many Integrated Core n'ont pas été vains. Et Intel les recycle sous forme d'accélérateur à destination des serveurs notamment.
On sait dorénavant, par le biais de nos confrères VR-Zone, que les cartes Xeon Phi utiliseront bien l'interface PCI-Express 2.0 et si nous évoquions 64 coeurs x86 au début de l'été, il faudra visiblement se contenter dans le meilleur des cas de 62 coeurs x86. Intel proposera 8 Go de mémoire sur un bus interfacé en 512 bits pour accompagner son nouveau co-processeur. Les premières cartes en circulation, des échantillons B0 encore préliminaires, disposent de seulement 61 coeurs actifs et d'une fréquence de fonctionnement de 1 GHz pour la puce. Gravée en 22nm, la puce Xeon Phi a en réalité été conçue pour atteindre les 1,3 GHz de fréquence de fonctionnement avec 62 coeurs actifs. Reste à savoir si les éventuels problèmes de rendement et de fabrication contraindront Intel a revoir ses ambitions à la baisse.
Le but pour Intel est de prendre pied sur le marché du HPC et de proposer avec le Xeon Phi une puissance de calcul de l'ordre du Téraflops en double précision afin de taquiner son concurrent le plus direct à savoir NVIDIA et son prochain Tesla K20 dont le processeur GK110 devrait atteindre les 1,5 Téraflops si tout va bien. Si sur le papier Intel a donc perdu d'avance, ce serait enterré un peu vite l'effort MIC de la marque. Gageons que le prochain IDF devrait permettre à Intel de s'exprimer à ce sujet. Qui plus est l'avantage du Xeon Phi réside bien entendu dans son architecture x86 native : exit pour les développeurs les portages vers CUDA.
