Bulldozer : 1,5 coeur pour le prix d'un ?
A sa façon, Bulldozer est sans doute l'un des projets architecturaux les plus ambitieux développés par AMD depuis le K7, puisqu'il implique une remise à plat de la façon dont le fondeur concevait ses processeurs. La principale nouveauté de Bulldozer, c'est l'intégration, au sein de chaque coeur physique, de deux blocs dédiés à l'exécution des calculs sur les entiers, chacun d'entre eux disposant de son propre ordonnanceur et d'une mémoire cache de premier niveau dédiée. Intérêt d'une telle structure ? Améliorer les performances lors de l'exécution de code multithreadé puisqu'ici, chaque bloc d'exécution est en mesure de traiter un processus. Une façon, évidemment, d'apporter une réponse technologique à l'Hyper-Threading d'Intel.
Le principe de l'Hyper-Threading part pour mémoire du principe qu'un coeur d'exécution n'est bien souvent pas occupé de la façon la plus efficace qui soit par un unique processus. Intel propose donc, avec la majorité de ses puces, de simuler l'existence de deux processeurs logiques sur un coeur unique, de façon à optimiser le fonctionnement de ce dernier et, bien sûr, améliorer les performances lors de traitements multi-tâches. L'approche a largement fait ses preuves, mais les gains qu'elle permet resteront logiquement toujours en deçà d'une approche véritablement multi-coeurs.
Habituellement, un coeur se compose d'un module dédié aux flottants, et d'un dédié aux entiers - contre deux ici
Le problème est que multiplier les coeurs, c'est aussi multiplier les quantités de mémoire cache, augmenter significativement la taille finale du processeur et donc, faire exploser les coûts de revient. D'où cette idée d'un coeur d'exécution au sein duquel le traitement des entiers fait l'objet de deux blocs dédiés, ce qui permet - sur le papier - de gonfler les capacités sans dynamiter l'addition. Le reste du processeur adopte quant à lui une structure nettement plus classique, avec deux unités de calcul 128 bits de type FMAC dédiés aux calculs à la virgule flottante, puis des caches L2 et L3 partagés entre chacun des coeurs.
Ces modules dédiés aux entiers sauront maintenant traiter jusqu'à quatre instructions par cycle, puisque chacun dispose de deux ALU (Arithmetic-Logic Units) et de deux AGU (Address Generation Units). Les Phenom actuels, avec leurs trois ALU et leurs trois AGU, savent aujourd'hui gérer six micro-opérations par cycle. La capacité de calcul augmente donc bien, mais elle ne double pas, d'autant que la quantité de mémoire semble dans le même temps avoir été réduite, avec seulement 16 Ko de cache L1 réservé aux données par bloc, contre 64 Ko partagés entre les différentes unités du Phenom. Difficile toutefois à ce stade de préjuger de l'éventuel impact sur les performances, mais les premiers résultats seront vivement attendus, d'autant qu'AMD promet, sans entrer dans le détail cette fois, de nombreuses autres améliorations, au niveau des prédictions de branchement notamment. Le fondeur insiste par ailleurs sur la flexibilité du modèle retenu ici, qui permettra selon lui une déclinaison extrêmement rapide sur l'ensemble des segments du marché.
Bobcat : Fusion en approche
L'architecture Bobcat est logiquement bien moins ambitieuse, puisque AMD la destine au marché des processeurs pour netbooks où la performance pure n'est pas reine.
Sur le plan technique, AMD entend tout de même se démarquer de son concurrent, Intel, et de sa vague de processeurs Atom. Alors que ces derniers reposent sur une architecture in-order (les instructions sont exécutées dans l'ordre où elles arrivent) pour des raisons de coûts et d'économie d'énergie, AMD a en effet opté pour une exécution de type out-of-order, ce qui signifie que le processeur est en mesure de programmer l'ordre de traitement des instructions de façon à optimiser ce dernier. Le reste de la structure (profondeur de pipeline notamment) ne semble pas différer outre mesure des choix retenus par Intel au sein de l'architecture Atom : les performances pourraient donc être au rendez-vous. AMD assure en outre être en mesure de décliner Bobcat sur des processeurs dont la consommation irait de quelques Watts (comme un Atom) à moins d'un Watt, pour viser par exemple le marché de l'embarqué et du multimédia.
Ici, la la nouveauté ne viendra toutefois pas tant des choix architecturaux au sein des modules d'exécution mais de l'agencement des puces, avec la mise en place de ce qu'AMD appelle l'APU, ou Application Processor Unit, ce concept qui vise à réunir unité de calcul principale et coeur graphique. La première implémentation concrète de cette architecture devrait apparaitre début 2011 avec les processeurs Ontario, qui associeront deux coeurs Bobcat à un GPU maison.
Rendez-vous donc, courant 2011, pour vérifier la pertinence des choix opérés par AMD !
