Intel augmenterait la capacité de la mémoire cache L3 de ses processeurs Tiger Lake

© Intel

Attendus pour remplacer dès l'année prochaine les puces Ice Lake-U (présentées en détail lors du Computex, en juin, et prévues en grand volume sur ultraportables dès cet automne), les processeurs Intel Tiger Lake-U (gravés en 10 nm eux aussi) se dévoilent un peu plus au travers d'une nouvelle fuite. Intel semble notamment avoir augmenté leur capacité en cache L3.

L'information nous vient d'InstLatX64. Sur Tweeter, l'intéressé a dévoilé un rapport émanant de l'outil CPUID, on y apprend qu'Intel aurait revu la configuration de cache L3 de sa prochaine gamme de processeur basse consommation. Des fréquences fixées à 1 000 MHz de base et 3 400 MHz en boost sont également dévoilées par le rapport. Plus basses que sur les processeurs Ice Lake-U actuels, ces dernières risquent toutefois d'évoluer de manière significative d'ici au lancement des premières puces Tiger Lake-U.

Une configuration revue pour la mémoire cache L3

Émanant d'échantillons techniques (et non d'éventuelles versions définitives de ces processeurs de nouvelle génération), les informations détaillées par le rapport sont à prendre avec des pincettes. En l'état, Intel semble toutefois vouloir miser sur une quantité de cache L3 plus généreuse que par le passé.

Comme analysé par TechPowerUp, la puce Tiger Lake-U passée au crible affichait 3 Mo de cache L3 sur chacun de ses quatre cores (pour un total de 12 Mo), en lieu et place des 2 Mo par core distribués par Intel en temps normal sur ce type de processeur.

#Intel TigerLake-U (Willow Cove, Gen12 GPU) Bootlog CPUID 860C0:https://t.co/CS6hfAvJZE
4c/8t, 1000->3400MHz, 12MB L3, all AVX512* pic.twitter.com/gjVO2IAx0f

— InstLatX64 (@InstLatX64) September 16, 2019

Quid de la latence ?

Reste qu'une augmentation de la mémoire cache peut dans certains cas générer une latence accrue, note TPU. Les données doivent en effet parcourir plus de distance pour entrer et sortir du cache, explique le site, qui estime toutefois que les ingénieurs d'Intel ont très probablement trouvé une solution au problème pour ces futurs CPU Tiger Lake-U.


Le rapport dévoilé par InstLatX64 indique par ailleurs qu'un support complet des instructions AVX-512 (exception faite de l'avx512_bf) semble d'actualité sur le processeur analysé. Rappelons enfin qu'en juillet dernier, un premier Benchmark d'une puce Tiger Lake « Y » (à très basse consommation) avait fuité. On y découvrait des performances intéressantes face à certains processeurs basse consommation « U » récents, comme le Core i7-8559U (de génération Coffee Lake).

Source : TechPowerUp