La firme de SunnyVale, AMD, a pu donner quelques détails sur l'architecture de son prochain processeur, connu sous le nom de code K8L, à l'occasion de l'édition 2006 du
Spring Processor Forum. Prévu pour arriver dans le courant 2007, le K8L supporte le bus HyperTransport de troisième génération (voir
L'HyperTransport 3.0 est officialisé) et sera doté de quatre cores. Chacun des cores du K8L embarquera 512Ko de cache de second niveau alors qu'un cache de troisième niveau, dit L3, sera commun à tous les cores avec une quantité de 2 Mo.
Vraisemblablement gravé en 65nm, le K8L verra sa puissance de calcul en virgule flottante doublée alors que certaines instructions pourront être exécutées dans le désordre (Out-Of-Order). Côté mémoire AMD précise que le K8L supportera la DDR2 et qu'il est prêt pour une migration vers la DDR3.
Aperçu de certaines caractéristiques du K8L 
