Le vice président d'Intel Pat Gelsinger a ainsi confirmé que Larrabee disposerait d'un jeu d'une centaine d'instructions vectorielles dédiées à ses unités vectorielles 512 bits. Le fondeur de Santa Clara promet que ces instructions combleront tous les développeurs. Intel continue également à développer le langage Ct, spécialement conçu à l'instar de CUDA ou d'OpenCL pour exploiter l'architecture massivement parallèle de la puce. Larrabee sera effectivement constitué de plusieurs dizaines de coeurs. Le wafer de puces présenté furtivement par Intel laisse quant à lui présager d'imposantes puces, dont le die pourrait atteindre près de 25×25 mm,
Intel n'a en revanche révélé aucune information concernant le nombre exact de coeurs embarqués (entre 48 et 64 selon les dernières estimations), leur finesse de gravure, leurs fréquences de fonctionnement, ou encore la mémoire supportée. Les premiers processeurs gravés en 32 nm, nom de code Westmere, sont justement prévus pour la fin de l'année ou au début de l'année 2010, au moment où la puce Larrabee est attendue. Comme un présage indiquant que Larrabee sera gravé en 32 nm ?
Crédit photo : Hardware.fr